[Capston Design] Overall Simulation Waveform & Layout

＃ Top Schematic (IN-AMP + SAR ADC)

앞서 설계한 AMP와 ADC를 붙여서 시뮬레이션을 하기 위한 TOP Schematic이다. LPF는 IN AMP Symbol 내부에 같이 포함되어있다.

 

＃ Simulation Waveform

 

 

위의 파형은 Top Schematic을 사용한 Test bench schematic에서 시뮬레이션을 한 결과이다. 위에서부터 Sensor Input(Total Input), AMP output(ADC input), ADC output(Total Output) 이 된다. 입력은 4mV p-p신호이며, Amp 출력으로 1.5V p-p 신호가 나오는것을 확인했으며, 이 출력을 ADC를 거쳐서 Digital Code로 변환되는것을 확인하였다.

 

 

위의 파형은 사람의 심전도 파형을 예로 들어서 다시 한 번 시뮬레이션을 한 결과이다. Signal Input이 Amp Output 처럼 부드러운 곡선 형태로 변하는 이유는 IN AMP 내부에 포함되어 있는 LPF 때문이다. 역시 이 파형이 ADC를 통해 A-D Conversion이 일어나는 것을 확인하였다.

 

 

위 파형은 동그라미 친 부분만 확대해서 나타낸 그림이다. A-D Conversion이 되는것을 좀 더 자세하게 볼 수 있다.

 

＃ Layout

 

 

위의 그림은 이번 설계의 최종 결과물이라고 할 수 있는 Analog Front-End 회로의 Top layout이다. 입력 신호와 출력 신호의 흐름을 고려해서 위와 같은 모양으로 Floor planning하였다. 좌측에는 주로 SAR ADC를 구성하는 회로들이 위치하고 있으며 우측에는 Chopping Amp와 Filter가 위치하고 있다.

Chip area는 1.3mm x 0.97mm 정도가 되며 추가적인 회로들(BGR, Clock Gen.)이 들어가게 된다면 Chip 면적은 더 늘어날 것으로 추정된다. 그러나 이번 종합설계에서 사용한 0.35um CMOS 공정은 최신 공정이 아니며, 65nm CMOS 공정을 사용하면 추가 회로를 포함하더라도 위의 layout 보다 칩 면적을 더 줄일 수 있을 것으로 예상된다.