ABOUT ME

-

Today
-
Yesterday
-
Total
-
  • Low Drop Out Regulator (LDO)
    Circuit Basics 2013. 3. 28. 17:43
    반응형

    이번 포스트 주제는 Low Drop Out Regulator 입니다. 줄여서 LDO 라고 많이 부릅니다.

     

    이 LDO는 이름 그대로 DC-DC 컨버터와 달리 레귤레이팅 할때 전압강하가 작으며 리플이 작다는 장점이 있습니다.

    회로가 DC-DC에 비해서 간단하기 때문에 가격이 저렴하다는 강점도 가지고 있습니다.

     

     

    위의 회로는 LDO의 동작을 가장 쉽게 설명해주는 그림입니다.

     

    피드백 topology는 크게 4가지가 있습니다. 전류를 sensing해서 전압을 넣어주는 series-series, 전류를 sensing해서 전류를 넣어주는 shunt-series, 전압을 sensing해서 전압을 넣어주는 series-shunt, 전압을 sensing해서 전류를 넣어주는 shunt-shunt 이렇게 4가지가 있습니다.

    전자전기 현상을 나타내는 물리량이 전압과 전류 2개밖에 없어서 망정이지 하나라도 더 있었으면 4개가 아니라 9개가 나올뻔 했네요. 참 다행이라는 생각이 드네요.

     

    이 중에서 우리는 주로 전압을 sensing해서 전압으로 넣어주는 series-shunt 구성을 사용한 LDO를 살펴보겠습니다.

     

    Chip 외부로 나가는 pin은 총 5개가 있습니다.

     

    1. VIN :

    레귤레이터 내부로 들어오는 입력 신호입니다. 7805 같은 레귤레이터는 원하는 출력 전압보다 2~3V 더 높은 8V 정도의 동작전압을 갖는데, LDO는 1V 안쪽의 전압강하를 내기 때문에 비교적 저전압에서 사용할 수 있습니다.

    그림에서 보면 AMP의 출력에 스위치로 사용되는 PMOS가 있고, 입력 신호가 이 PMOS의 Drain 쪽으로 들어가고 있습니다.

    아래 그림과 같이 MOSFET은 Source와 Drain이 대칭구조이기 때문에 전압이 더 높은곳이 Source가 됩니다. NMOS와 반대이기 때문에 헤깔리기가 쉽죠. PMOS 입장에서는 Hole이 전류를 생성하는 입자로 모델링했기 때문에 hole을 빨아들이는 쪽이 Drain이 되고 전류는 Source에서 Drain으로 흐르게 됩니다.

     

    2. Vout :

    레귤레이터 밖으로 나가는 출력신호입니다. 이 출력 신호는 PMOS의 Drain에 연결되어 있으며 입력에 비해서 조금 더 낮은 전압으로써 안정화 된 전압을 출력하게 됩니다. 전압 강하가 일어나는 이유는 AMP의 출력이 LOW voltage가 되어서 PMOS가 ON이 되어서 스위치로 동작하게 되면 Source와 Drain사이에는 저항이 생기게 됩니다. 이 전압은 Gate에 걸어준 전압에 의해서 PMOS의 Channel이 얼마나 강하게 생성되었는지에 반비례하게 됩니다. 이 저항(On resistence) 때문에 △V = 전류 X 저항 만큼의 전압강하가 생기게 됩니다.

     

    3. ADJ :

    LDO의 가장 핵심적인 PIN 이라고 할 수 있습니다.

    이 부분이 피드백을 이용한 레귤레이터 작동의 원리입니다. 출력 전압 Vout이 R1과 R2의 저항비에 따라서 적절한 전압값이 Sensing되어서 AMP의 (+) 단자쪽으로 들어가게 됩니다. Vout 전압이 어떤 외부 요인에 의해 낮아지게 되면 전압 (VFB)이 작아지게 되고, 기준전압 Vref 전압과 비교해서 더 작으면 AMP의 출력이 LOW voltage로 나가게 됩니다. 그러면 PMOS의 gate bias가 낮아지므로 output으로 나가는 전류는 증가하게 되고 다시 Vout 전압은 증가하게 됩니다. 이것이 Negative feedback의 동작 메카니즘입니다. 

    반대로 Vout 전압이 외부 요인에 의해 높아지게 되면 전압(VFB)이 커지게 되고, 기준전압 Vref 전압과 비교해서 더 커지면 AMP 출력 전압이 증가하게 됩니다. 이 경우에 PMOS의 gate bias가 증가하므로 output으로 나가는 전류는 줄어들고, 다시 Vout 전압은 줄어드는 방향으로 feedback이 동작하게 됩니다.

     

    그리고 R1과 R2의 비율을 설정하여 출력 전압을 결정할 수 있는데, 이는 다음과 같은 수식으로 결정됩니다.

     

    4. EN :

    LDO는 7805와 같은 레귤레이터와 다르게 Enable pin이 존재합니다. 이 핀에 신호가 들어와야 LDO가 작동합니다.

     

    5. GND :

    Chip 외부로 나가는 Ground 핀 입니다.

     

    반응형
Designed by Tistory.